(12) 特 許 公 報(B2) (11)特許番号 (19)日本国特許庁(JP) 特許第3364066号 (P3364066) (24)登録日 平成14年10月25日(2002.10.25) (45)発行日 平成15年1月8日(2003.1.8) FΙ (51) Int.CL.7 識別配号 621G G09G 3/20 G09G 3/28 621M 3/20 621 622B 624P 622 Н 624 請求項の数14(全 13 頁) 最終頁に続く (73) 特許権者 000005223 特顧平7-255381 (21)出願番号 富土通株式会社 神奈川県川崎市中原区上小田中4丁目1 平成7年10月2日(1995.10.2) (22)出願日 番1号 (72)発明者 金澤 義一 特開平9-97034 (65)公開番号 神奈川県川崎市中原区上小田中1015番地 平成9年4月8日(1997.4.8) (43)公開日 富士通株式会社内 平成12年3月24日(2000.3.24) 審査請求日 岸 智勝 (72)発明者 神奈川県川崎市中原区上小田中1015番地 早期審查対象出願 富士通株式会社内 100092587 (74)代理人 弁理士 松本 眞吉 橋本 直明 審査官

(54) 【発明の名称】 AC型プラズマディスプレイ装置及びその駆動回路

1

(57)【特許請求の範囲】

【請求項1】 複数の走査電極が互いに平行に配置されたプラズマディスプレイパネルと、

維持放電に必要な壁電荷を表示データに応じて生成する ために該複数の走査電極を順に選択して選択電圧を印加 し且つ非選択の走査電極に非選択電圧を印加し、維持放 電させるために該複数の走査電極に共通に維持バルスを 周期的に供給する駆動回路とを有するAC型プラズマディスプレイ装置において、

該駆動回路は、該複数の走査電極の各々について設けら 10 れたYドライバと、該複数のYドライバに対して共通に 設けられたY共通ドライバとを備え、各Yドライバは、 対応する走査電極に選択的に導通される第1端及び第2 端を備え、該複数のYドライバの第1端に共通に第1配 線が接続され、該複数のYドライバの第2端に共通に第

2配線が接続され、

該Y共通ドライバは、アドレス期間において該第1及び 第2配線にそれぞれ選択電圧及び非選択電圧を供給する 走査電圧回路と、サステイン期間において第3配線に維 持電圧又は基準電圧を選択的に供給する維持電圧回路 と、分離回路とを備え、

最終頁に続く

<u>該第1、該第2及び</u>該第3配線が該分離回路を介して<u>互いに</u>接続されており、該配線間の電気的な接続が該分離 回路により選択的に遮断されることを特徴とするAC型 プラズマディスプレイ装置。

【請求項2】 前記分離回路は、前記第1配線と前記第2配線との間に接続されたスイッチを含むことを特徴とする請求項1記載のAC型プラズマディスプレイ装置。 【請求項3】 前記分離回路は、前記第1配線と前記第3配線との間と前記第2配線と前記第3配線との間との間との 一方に前記スイッチが接続され他方が導通されていると とを特徴とする請求項2記載のAC型プラズマディスプ

【請求項4】 前記分離回路は、前記第1配線と前記第3配線との間と前記第2配線と前記第3配線との間との一方に接続されたスイッチを含むことを特徴とする請求項1記載のAC型プラズマディスプレイ装置。

レイ装置。

【請求項5】 前記分離回路は、前記第1配線と前記第3配線との間に前記スイッチが接続され、前記第2配線と該第3配線との間に、オン/オフされ又は該第2配線 10から該第3配線へのみ電流を流すことができるスイッチ手段が接続されていることを特徴とする請求項4記載のAC型プラズマディスプレイ装置。

【請求項6】 前記分離回路における前記スイッチは、ソースが前記第1配線に接続され、ドレインが前記第3配線に接続されたnMOSトランジスタであることを特徴とする請求項5記載のAC型プラズマディスプレイ装置。

【請求項8】 前記第2配線から第3配線へのみ電流を流すことができるスイッチ手段は、カソードが前記第2配線に接続されアノードが前記第3配線に接続されたダイオード手段であることを特徴とする請求項5記載のAC型プラズマディスプレイ装置。

【請求項9】 コンデンサと、前記第3配線と該コンデ 30 において、 ンサとの間に接続されたコイルとを含み、前記維持電圧 の印加前に該コンデンサに蓄積されている電荷を該コイ ルを介し前記複数の走査電極へ補助的に供給し、維持放 電後に該複数の走査電極上の電荷を該コイルを介し該コ ンデンサに回収する電力回収回路をさらに有することを 特徴とする請求項1記載のAC型プラズマディスプレイ 装置。

【請求項10】 前記Yドライバは、

前記第 1 配線と前記第 2 配線との間に接続されたブッシュブル回路と、

該ブッシュブル回路に対して並列に接続されたダイオー ド手段と、

を有することを特徴とする請求項1記載のAC型プラズマディスプレイ装置。

【請求項11】 前記維持電圧回路は、

前記維持電圧を供給するための第1スイッチ及び前記基 準電圧を供給するための第2スイッチと、

該第1及び第2スイッチに対してそれぞれ並列接続された第1及び第2ダイオード手段と、

を有することを特徴とする請求項1記載のAC型プラズ 50

マディスプレイ装置。

【請求項12】 前記走査電圧回路は、

前記第2配線に接続されたダイオードと、

該ダイオードと非選択電圧供給線との間に接続されたス イッチと、

を有することを特徴とする請求項 l 記載のA C型プラズマディスプレイ装置。

【請求項13】 複数の走査電極が互いに平行に配置されたプラズマディスプレイパネルに対し、選択された走査電極に印加する選択電圧と、非選択の走査電極に印加する非選択電圧と、維持放電させるために該複数の走査電極に共通に供給する維持パルスとを出力する駆動回路において

該複数の走査電極の各々について設けられたYドライバと、該複数のYドライバの一端に共通に接続されてなり、該Yドライバに対し該選択電圧を供給するための第1配線と、該複数のYドライバの他端に共通に接続されてなり、該Yドライバに対し該非選択電圧を供給するための第2配線と、維持電圧及び基準電圧を供給するための第2配線と、維持電圧及び基準電圧を供給するための第2配線とも使き

【請求項14】 複数の走査電極が互いに平行に配置されたプラズマディスプレイパネルに対し、選択された走査電極に印加する選択電圧と、非選択の走査電極に印加する非選択電圧と、維持放電させるために該複数の走査電極に共通に供給する維持パルスとを出力する駆動回路にないて

該複数の走査電極の各々について設けられたYドライバと、該複数のYドライバに対して共通に設けられたY共通ドライバとを備え、各Yドライバは、対応する走査電極に選択的に導通される第1端及び第2端を備え、該複数のYドライバの第1端に共通に第1配線が接続され、該複数のYドライバの第2端に共通に第2配線が接続され、

該Y共通ドライバは、該第1及び第2配線にそれぞれ該 選択電圧及び該非選択電圧を供給する走査電圧回路と、

40 第3配線に維持電圧又は基準電圧を選択的に供給する維持電圧回路と、分離回路とを備え、

該第3配線が該分離回路を介して該第1及び第2配線に 接続されており、該配線間の電気的な接続が該分離回路 により選択的に遮断されることを特徴とする駆動回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、AC型プラズマディスプレイ装置及びその駆動回路に関する。

[0002]

[従来の技術] 図7は、3電極面放電AC型のプラズマ

4

:

ディスプレイパネル (PDP) の1画素10の断面構成 を示す。紙面垂直方向に延びた一対の電極X1及びY1 は、ガラス基板11上に形成され、その上に誘電体12 が被着され、さらにその上にMg〇保護膜13が被着さ れている。一方、紙面左右方向に延びたアドレス電極A 1は、ガラス基板11と対向配置されたガラス基板14 上に形成され、その上に蛍光体15が被着されている。 また、ガラス基板14上には、画素境界に隔壁16が形 成されている。MgO保護膜13と蛍光体15との間の が封入されている。

【0003】図6は、プラズマディスプレイ装置20の 概略構成を示す。 PDP21には、電極X1~Xnがそ れぞれ電極 Y1~Ynと対になって互いに平行に配置さ れ、これらと離間して交差するようにアドレス電極A 1 ~Amが配置されて、m×n個の画素がマトリックス状 に形成されている。電極X1~Xnは、一端部が共通に 接続されている。以下、電極A1~Am、電極X1~X n及び電極Y1~Ynをそれぞれ電極A、電極X及び電 極Yと総称する。

【0004】とれら電極には、図9に示すような波形の 電圧が印加される。図9中の電圧Va、-Vsc、-V Y. Vw及びVsは、電源回路22で生成され、アドレ スドライバ23、Y共通ドライバ24A、走査ドライバ 25及びX共通ドライバ26を介して電極に供給され る。図6中、Vccは論理回路用電源電圧であり、Vd は駆動回路用電源電圧である。例えば、隣合う電極Xー Y間及び対向する電極A-Y間の放電開始電圧がそれぞ れ290V及び180Vであり、この場合、電源電圧は 例えば、

 $V_{S} = 180V$, $V_{A} = 50V$, $V_{S} = 100V$ Vcc=5V, Vd=15Vである。

【0005】アドレスドライバ23、Y共通ドライバ2 4A、走査ドライバ25及びX共通ドライバ26は、制 御回路27からの制御信号により制御される。制御回路 27は、この制御信号を外部から供給されるドットクロ ックCLK、垂直同期信号VSYNC及び水平同期信号 HSYNCに基づいて生成し、また、外部から供給され る表示データDATAを、PDP21用のデータに変換 40 してアドレスドライバ23へ供給する。

【0006】アドレスドライバ23は、シフトレジスタ 231と、ラッチ回路232と、Aドライバ233とを 備え、Aドライバ233のm個の出力端がそれぞれ、ア ドレス電極A1~Amに接続されている。Aドライバ2 33は、アドレス電極A1~Amに対する互いに同一構 成の皿個のドライバを備えており、アドレス電極Alに 対するものをA1ドライバ2331とする。制御回路2 7から1行分の表示データがシフトレジスタ231に転

チ回路232の出力に基づいて、Aドライバ233を介 しアドレス電極Al~Amに駆動電圧が供給される。 【0007】走査ドライバ25は、シフトレジスタ25 1と、Yドライバ252とを備え、Yドライバ252 は、互いに同一構成のn個のドライバを備えており、電 極Y1に対するものをY1ドライバ2521とする。と のn個のドライバの出力端は、それぞれ電極Y1~Yn に接続されている。アドレス期間では、シフトレジスタ 251の直列データ入力端に最初のアドレスサイクルの 放電空間 1 7 には、例えば Ne + Xe ペニング混合ガス 10 み 1 が供給され、これがアドレスサイクルに同期し てシフトされて、電極Y1~Ynが順に選択される。 【0008】図8は、画素10に対する駆動回路の概略 構成を示す。図8では、全画素の壁電荷をクリアするリ セット期間において必要な駆動回路を省略している。図 8中、SW1~SW15はスイッチ素子であり、D1~ D15はダイオードであり、L1~L3はコイルであ り、C1及びC2は電力回収用コンデンサである。 【0009】A1ドライバ2331はブッシュブル型で あり、ラッチ回路232(図6)の第1ビットが'1' 20 のときスイッチSW2がオフ、スイッチSW1がオンに されて、書込電圧Vaがアドレス電極Alに供給され、 ラッチ回路232の第1ビットが'0'のときスイッチ SW1がオフ、スイッチSW2がオンにされて、OVが アドレス電極A1に供給される。

> 【0010】X共通ドライバ26は、A1ドライバ23 31と同一構成のX維持電圧回路261と、電力回収回 路262とを備えている。図9のサステイン期間におい て、スイッチSW3及びSW4がオフ、電極Xの電圧が O V の状態で、維持パルス P s を立ち上げるために、ま 30 ずスイッチSW12がオンにされて、コンデンサC1に 蓄稽された電荷がダイオードD12及びコイルL1を通 って電極Xに供給される。電極Xが維持電圧Vs近くま で上昇すると、スイッチSW3がオンにされて電極Xが 維持電圧Vsまで引き上げられ、この電圧に壁電圧が加 えられて維持放電が生じ、逆極性の壁電荷がMgO保護 膜13上に蓄積される。次に、スイッチSW12、スイ ッチSW3の順にオフにされる。

【0011】維持パルスPsを立ち下げる時には、スイ ッチSW13がオンにされて、電極X上の電荷がコイル L1、ダイオードD13及びスイッチSW13を通って コンデンサC1に回収される。電極Xの電圧が0V近く まで下降すると、スイッチSW4がオンにされて電極X が完全に0Vまで引き下げられ、次いでスイッチSW1 3、スイッチSW4の順にオフにされる。

【0012】Y1ドライバ2521は、A1ドライバ2 331及びX維持電圧回路261と同一構成である。Y ドライバ252のn個のドライバは配線SU及びSDを 介してに互いに並列接続され、Y共通ドライバ24A は、この配線SU及びSDに接続されて、電極Y1~Y 送されると、これがラッチ回路232に保持され、ラッ 50 nに対する共通回路となっている。Y共通ドライバ24

Aは、走査電圧回路241Aと、Y維持電圧回路242 Aと、電力回収回路243Aとを備えている。

【0013】図9のアドレス期間では、まず、スイッチ SW5~SW10、SW14及びSW15のうちスイッ チSW7、SW8及びSW5のみがオンにされて、配線 SD及び電極Y1に非選択電圧Vscが印加され、配線 SUに選択電圧OVが印加され、次にスイッチSW5が オフにされ、走査開始が可能となる。この状態で、スイ ッチSW6がオンにされて、電極Y1に選択電圧0Vが 印加される。との際、アドレス電極A1~Anのうち表 10 示データに応じて選択されたものと<u>電極Y1と</u>の間で補 助放電が行われ、この放電にトリガされて、電極X-Y 間で放電が生じ、維持放電に必要な壁電荷がMg〇保護 膜13上に蓄積される。次にスイッチSW6がオフ、ス イッチSW5がオンにされて、電極Y1に非選択電圧V scが印加される。次に、Yドライバ252の他のn-1個のドライバについて順に同様に制御される。図9中 のPscは走査パルスである。

【0014】図9のサステイン期間では、まず、スイッ チSW5~<u>SW10、SW14及びSW15</u>のうちSW 20 【0018】 15のみがオンにされて、コンデンサC2に蓄積された 電荷がスイッチSW15、ダイオードD15、コイルし 3及びダイオードD6を通って電極Yに供給され、電極 Yが維持電圧V s 近くまで上昇すると、スイッチSW1 Oがオンにされて電極Yが完全に維持電圧V s まで引き 上げられる。電極X - Y間のうち維持電圧V s と壁電圧 との和が放電開始電圧を越えたものについて、維持放電 が生じ、逆極性の壁電荷がMg〇保護膜13上に蓄積さ れる。次に、スイッチSW15、スイッチSW10の順 にオフにされる。次に、スイッチSW14がオンにされ 30 て、電極Y上の電荷がダイオードD5、コイルL2、ダ イオードD14及びスイッチSW14を通ってコンデン サC2に回収され、電極Yが0V近くまで下降すると、 スイッチSW9がオンにされて電極Yが完全に0Vまで 引き下げられ、次いでスイッチSW14、スイッチSW 9の順にオフにされる。

【0015】図11に示す電極印加電圧波形は、アドレ ス期間において、電極Y1~Ynの非選択電圧を-Vs c、選択電圧を-VYとして、パル数の多いアドレス電 より、消費電力を低減したものである。との場合の、図 8に対応した駆動回路を図10に示す。電源電圧は、例 えば、

 $V_{S} = 180V$, $V_{A} = 50V$, $-V_{Y} = -150V$, -V s c = -50V

である。

[0016]

【発明が解決しようとする課題】図8のY共通ドライバ 24A及び図10のY共通ドライバ24Bにおいて、サ ステイン期間で配線SD及び配線SUに<u>多くの</u>画素の放 50 なり、かつ、回路素子の配置を集積化することができ、

電電流が流れるため、その幅を広くしてインピーダンス を小さくしなければならない。Y維持電圧回路242A と走査電圧回路241又は241Aとの間の配線が幅広 の2本であり、かつ、Y維持電圧回路242Aにおい て、配線SDにスイッチSW9及びダイオードD9を接 続し、配線SDと離れた配線SUにスイッチSW10及 びダイオードD10を接続しなければならず、また、ス イッチSW9及びSW10と独立にダイオードD9及び D10が必要になるので、構成が複雑になり、ドライバ の集積化及び低コスト化が妨げられる。

【0017】スイッチとしては、通常、パワーMOSト ランジスタが用いられるが、図10のスイッチSW6に は、スイッチSW10をオンにした時にVs+VY=3 30Vの電圧が印加され、高耐圧のスイッチSW6を用 いる必要があるので、ドライバの集積化及び低コスト化 が妨げられる。本発明の目的は、このような問題点に鑑 み、構成がより簡単で駆動回路の集積化及び低コスト化 が可能なAC型プラズマディスプレイ装置及びその駆動 回路を提供することにある。

【課題を解決するための手段及びその作用効果】本発明 の第1態様では、複数の走査電極が互いに平行に配置さ れたプラズマディスプレイパネルと、維持放電に必要な 壁電荷を表示データに応じて生成するために該複数の走 査電極を順に選択して選択電圧を印加し且つ非選択の走 査電極に非選択電圧を印加し、維持放電させるために該 複数の走査電極に共通に維持パルスを周期的に供給する 駆動回路とを有するAC型プラズマディスプレイ装置に おいて、該駆動回路は、該複数の走査電極の各々につい て設けられ、第1端が1つの走査電極に接続され、第2 端と該第1端との間に第1スイッチが接続され、第3端 と該第1端との間に第2スイッチが接続されたプッシュ ブル回路と、該複数の走査電極について設けられた該ブ ッシュブル回路の該第2端及び該第3端がそれぞれ第1 配線及び第2配線に共通に接続され、第3スイッチを介 して該第1配線に選択電圧を供給し、第4スイッチを介 して該第2配線に非選択電圧を供給する走査電圧回路 と、該第1配線と該第3配線との間に第5スイッチが接 続され、該第2配線と該第3配線との間にオン/オフさ 極A $1\sim$ Anに印加する書込電圧Vaを低くすることに 40 れ又は該第2配線から該第3配線へのみ電流を流すこと ができるスイッチ手段が接続された分離回路と、第6ス イッチを介して該第3配線に該維持電圧を供給し、第7 スイッチを介して該第3配線に基準電圧を供給する維持 電圧回路とを有する。

> [0019] この第1態様によれば、分離回路により、 複数の走査電極に維持放電電流が流れる第1配線及び第 2配線を、維持電圧回路において1つの第3配線のみに することができ、この1つの第3配線に対し維持電圧回 路を構成すればよいので、維持電圧回路の構成が簡単に

これらにより低コスト化が可能になるという効果を奏す

【0020】本発明の第2態様では、上記第1態様の分 離回路の替わりに、該第1配線と該第3配線との間と該 第2配線と該第3配線との間との一方に第5スイッチが 接続され他方が導通された分離回路を用いている。この 第2.態様においても、上記第1.態様と同じ効果が得られ る。本発明の第3態様では、前記プッシュブル回路はさ らに、前記第1端にカソードが接続され前記第2端にア ノードが接続された第1ダイオード手段と、前記第1端 10 にアノードが接続され前記第3端にカソードが接続され た第2ダイオード手段と、を有する。

【0021】この第3態様によれば、サステイン期間に おいて第1スイッチ及び第2スイッチを制御する必要が なくなる。<u>本発明の第4態様</u>では、前記第5スイッチ は、ソースが前記第1配線に接続され、ドレインが前記 第3配線に接続されたnMOSトランジスタであり、前 記走査電圧回路は、アノード及びカソードがそれぞれ該 nMOSトランジスタの該ソース及びゲートに接続され カソードに前記第3スイッチの一端が接続されていると の第4態様によれば、第1配線への非選択電圧の印加を オン/オフする第3スイッチをオンにすることにより、 同時に分離回路の第7スイッチをオフにすることができ るので、分離回路の制御が簡単になるという効果を奏す

【0022】本発明の第5態様では、上記分離回路の上 記スイッチ手段は、カソードが上記第1配線に接続され アノードが上記第3配線に接続された第3ダイオード手 段である。この第5態様によれば、第3ダイオード手段 30 をオン/オフ制御する必要がないので、分離回路に対す る制御が簡単になるという効果を奏する。

【0023】本発明の第6態様では、上記維持電圧回路 は、上記第6スイッチ及び上記第7スイッチにそれぞれ ダイオード手段が並列接続され、該ダイオード手段の向 きは、上記第3配線の電圧が上記維持電圧と上記基準電 圧との間の電圧であるときに該ダイオード手段に逆電圧 が印加される向きである。本発明の第7態様では、上記 維持電圧の印加前にコンデンサに蓄積されている電荷を 上記第3配線を介し該複数の走査電極へ補助的に供給 し、維持放電後に該複数の走査電極上の電荷を該第3配 線を介し該コンデンサに回収する電力回収回路を有す る。

【0024】との<u>第7態様</u>によれば、1つの第3配線に 対し電力回収回路を接続すればよいので、電力回収回路 のコイルは1つで足り、電力回収回路の構成が簡単にな る。

[0025]

【発明の実施の形態】以下、図面に基づいて本発明の一 実施形態を説明する。図1は、本発明の一実施形態のA 50 イオードD14及びD15は逆流防止用である。ダイオ

C型プラズマディスプレイ装置のT画素に対する駆動回 路の概略構成を示す。図8と同一構成要素には、同一符 号を付している。A1ドライバ2331、Y1ドライバ 2521及びX共通ドライバ26は、図8と同一構成で ある。

10

【0026】Y共通ドライバ24は、上述のY共通ドラ イバ24Aと同様に、図6のYドライバ252のn個の プッシュプル回路に共通に接続されており、電極Y1~ Ynに対する共通回路となっている。Y共通ドライバ2 4は、走査電圧回路241と、Y維持電圧回路242 と、電力回収回路243と、分離回路244とを備えて

[0027] 走査電圧回路241は、非選択電圧供給線 V 2 とダイオードD 7 のアノードとの間にスイッチSW 7が接続され、ダイオードD7のカソードが配線SDに 接続され、配線SUと選択電圧供給線V1との間にスイ ッチSW8が接続されている。ダイオードD7は逆流防 止用である。分離回路244は、走査電圧回路241と Y維持電圧回路242との間に接続され、アドレス期間 た第3ダイオード手段を有し、該第3ダイオード手段の 20 でオフにして電源電圧供給線間で貫通電流が流れるのを 防止するためのものであり、スイッチSW16及びSW 17の一端が共に配線SCに接続され、他端がそれぞれ 配線SD及び配線SUに接続されている。後述する第1 実施例のように、非選択電圧V2が正又は0の場合に は、アドレス期間においてスイッチSW7及びSW8を オンにしたときに電源電圧供給線Vlから電源電圧供給 線V2への貫通電流を分離回路244で阻止できればよ く、スイッチ16とスイッチ17との一方のみ備えれば 充分である。

> [0028]分離回路244を備えたことにより、Y維 持電圧回路242及び電力回収回路243が図8のY維 持電圧回路242A及び電力回収回路243Aよりも構 成が簡単になっている。また、Y維持電圧回路242及 び電力回収回路243を1本の配線SCに接続すればよ いので、基板上での回路素子の配置を集積化することが

【0029】Y維持電圧回路242は、Y1ドライバ2 . 521、A1ドライバ2331及びX維持電圧回路26 1と原理的に同一構成であり、配線SCと維持電圧供給 40 線Vsとの間及び配線SCとグランド線との間にそれぞ れスイッチSW9及びスイッチSW10が接続され、ス イッチSW9及びスイッチSW10にそれぞれダイオー ドD9及びダイオードD10が並列接続されている。ダ イオードD9及びD10の向きは、配線SCの電圧Vが O<V<Vsのときに逆方向接続になる向きである。 [0030]電力回収回路243は、1つのコイルL2

のみを備えており、コイルL2の一端が配線SCに接続 され、コイルL2の他端がダイオードD14のカソード 及びダイオードD15のアノードに接続されている。ダ

【0035】アドレス期間では、スイッチSW17がオ フにされて、配線SDと配線SUとの間が遮断され、同 時にスイッチSW8がオンにされて配線SUが選択電圧 0Vになり、次いでスイッチSW7がオンにされて配線 SDが非選択電圧Vscになり、次いでスイッチSW5 がオン(電極Y2~Ynのドライバについても同様)に されて電極Y1~Ynが非選択電圧Vscになる。次に スイッチSW5がオフ (電極Y2~Ynのドライバにつ いても同様) にされる。これにより、電極Y1~Ynの 10 走査準備が完了する。

12

ー F D 1 4 のアノードは、スイッチSW1 4 を介してコ ンデンサC2の一端に接続され、ダイオードD15のカ ソードは、スイッチSW15を介してコンデンサC2の 一端に接続されている。コンデンサC2の他端はグラン ド線に接続されている。コンデンサC2は、図6の電極 X1~Xnと電極Y1~Ynとの間の全容量(PDP2 1の容量)の例えば100倍の10μFであって、電力 回収/再利用の際には殆ど端子間電圧の変動がない。以 下の説明では、コンデンサC1及びC2の端子間電圧は 既にVs/2にされているとする。

【0031】図1の動作は、以下の実施例により明らか になる。

[0032]

【実施例】[第1実施例]

図2は、図1のY側ドライバの第1実施例を示す回路図 である。とのY側ドライバは、図8中のY側ドライバを 改良したものである。スイッチSW5、SW7、SW9 及びSW14はpMOSトランジスタであり、スイッチ SW6、SW8、SW10、SW15及びSW17はn ${\sf MOS}$ トランジスタである。これらの ${\sf MOS}$ トランジス 20 イッチS ${\sf W5}$ がオンにされて、電極 ${\sf Y1}$ が非選択電圧 ${\sf V}$ タはパワー型であり、これに、ソース・ドレイン間の電 圧をクリップしてMOSトランジスタを保護するための ダイオードが一体化されたものが半導体装置として市販 されており、保護用ダイオードを外付けする必要がな い。Y1ドライバ2521は電極Y1用であり、電極Y 2~Ynに対しても同一構成の回路を備える必要があ り、かつ、駆動能力が比較的低いので、IC化されてい る。これに対し、Y共通ドライバ24内のパワーMOS トランジスタは電極Y1~Ynに共通であるので大型で あり、個別部品となっている。

【0033】Y維持電圧回路242は、パワーMOSト ランジスタと一体となった保護用のダイオードD9及び D10を用いており、図8及び図10に示すようにスイ ッチSW9及びSW10と独立な大型のダイオードD9 及びD10を備える必要がないので、部品点数が少な く、また、1本の配線SCにスイッチSW9及びSW1 0が接続されているので、基板上での配置において集積 化され、コンパクトになる。

【0034】分離回路244は、スイッチSW17とし てnMOSトランジスタを用い、そのドレインDが配線 40 SCに接続され、ソースSが配線SUに接続されてい る。次に、上記の如く構成されたY側ドライバの動作を 図3に基づいて説明する。電極印加電圧波形は図9と同 一であり、この波形との時間的位置関係を示すために、 図3では電極Yのみの印加電圧波形を示している。アド レス期間での電極Y印加電圧波形は、図9の電極Y1~ Ynの波形をまとめて簡略化したものであり、図3中の Y1~Ynは、対応する電極に印加される走査パルスの 位置を示している。スイッチの波形は、髙レベルがオ ン、低レベルがオフを示している。

[0036]次に、電極Y1を選択するために、Y1ド ライバ2521のスイッチSW6がオンにされて、電極 Y 1 が選択電圧 0 V にされ、アドレス電極 A 1 の電圧が 書込電圧∨ a のとき電極 A 1 − Y 1 間で補助放電が行わ れ、この放電にトリガされて、電極X1-Y1間で書き 込み放電が生じ、維持放電に必要な壁電荷がMgO保護 膜13上に蓄積される。壁電圧が電極X1-Y1間印加 電圧と逆極性であるので、放電開始電圧以下となって放 電が終了する。次に、スイッチSW6がオフにされ、ス scとなる。

[0037]以下、電極Y2~Ynについて順に電極Y 1と同様のことが行われる。Ynの選択が終了すると、 スイッチSW5がオフ(電極Y2~Ynのドライバにつ いても同様) にされ、次いでスイッチSW7がオフにさ れ、スイッチSW8がオフにされる。サステイン期間で は、スイッチSW17がオンにされる。これと同時に、 スイッチSW10がオンにされて、電極Y1~Yn上の 電荷がダイオードD5及びスイッチSW10を通って排 30 出され、電極Y1~Ynが0Vになる。スイッチSW1 Oがオフにされ、維持パルスPsの印加準備が完了す

[0038]次に、電力回収回路243のスイッチSW 14がオンにされ、コンデンサC2からの電流がスイッ チSW14、ダイオードD14、コイルL2、スイッチ SW17及びダイオードD6を通って電極Y1~Ynに 流れ込み、維持パルスPSが立ち上がる。電極Y1~Y nの電圧が上昇し、電圧V s / 2 になってもコイルし2 とPDPの容量との結合によるLC共振により電流が流 れ続け、維持電圧V s 近くまで上昇する。スイッチSW 14がオンにされてから100~200nsほど遅れて スイッチSW9がオンにされ、電極Y1~Ynが維持電 圧Vsまで完全に引き上げられる。との時、電極Xl~ Xnは0Vにされており、維持電圧Vsと壁電圧との和 が放電開始電圧を越えるとその電極X-Y間で維持放電 が生じ、逆極性の壁電荷がMgO保護膜13上に蓄積さ れ、壁電圧と電極X-Y間印加電圧との和が放電開始電 圧以下となって放電が終了する。維持放電電流は、維持 電圧供給線V s からスイッチS W 9 、S W 1 7 及びダイ 50 オードD6を通って電極Y1~Ynに供給される。次

W7がオンにされて、配線SDが非選択電圧-Vscに 引き上げられる。次にスイッチSW5がオンにされ、電

極Y1~Ynが非選択電圧-Vscになり、スイッチS W5がオフにされる。これにより、電極Y1~Ynの走

14

査準備が完了する。

【0044】この際、スイッチSW16の存在及びスイ ッチSW17のオフにより、グランド線からダイオード D10を通って配線SD及び配線SUへ電流が流れるの が阻止される。すなわち、アドレス期間ではY維持電圧 回路242と走査電圧回路241Qとが分離回路244 により電気的に遮断されている。次に、Y1ドライバ2 521のスイッチSW6がオンにされて電極Y1が選択 電圧-VYにされ、アドレス放電が生ずる。次にスイッ チSW6がオフにされる。

【0045】以下、電極Y2~Ynについて順に電極Y 1と同様のことが行われる。Ynの選択が終了すると、 スイッチSW5がオフ(電極Y2~Ynのドライバにつ いても同様)にされ、次いでスイッチSW7がオフにさ れる。次に、スイッチSW20がオンにされて配線SD 20 が選択電圧-VYにされ、スイッチSW20がオフにさ れる。<u>次に、スイッチSW8がオフにされる。</u>

【0046】サステイン期間では、スイッチSW19が オンにされて、配線SUがOVまで引き上げられ、ダイ オードD6及びD5を通って配線SDも0Vまで引き上 げられ、同時にスイッチSW10もオンにされる。次に スイッチSW18がオンにされて、スイッチSW17が オンにされる。これにより、Y維持電圧回路242と走 査電圧回路241Qとが接続状態になり、維持パルスの 印加が可能となる。これ以降の動作は、図3と同一であ

[0047]なお、本発明には外にも種々の変形例が含 まれる。例えば図2において、SW17を用いずにこの 部分を短絡し、配線SDと配線SCとの間にスイッチを 接続した構成であってもよい。また、図4において、ス イッチSW16をMOSトランジスタで構成してもよ い。さらに、ダイオードは一方向のみ電流を流すダイオ ード手段であればよく、MOSトランジスタで構成して もよい。

【図面の簡単な説明】

【図1】本発明の1実施形態のAC型プラズマディスプ レイ装置の1画素に対する駆動回路の概略図である。

【図2】図1のY側ドライバの第1実施形態を示す回路 図である。

【図3】図2の回路の動作を示す電圧波形図である。

【図4】図1のY側ドライバの第2実施形態を示す図で ある。

【図5】図4の回路の動作を示す波形図である。

【図6】従来のAC型プラズマディスプレイ装置の概略 **構成を示すブロック図である。**

【図7】図6のPDPの1画素を示す、アドレス電極に

に、スイッチSW14、スイッチSW9の順にオフにさ れる。

[0039] Vs>Vscであるが、ダイオードD5及 びスイッチSW7の保護ダイオードを通って非選択電圧 供給線Vscへ貫通電流が流れるのがダイオードD7に より防止される。次に、スイッチSW15がオンにさ れ、電極Y1~Ynからの電流がダイオードD5、コイ ルL2、ダイオードD15及びスイッチSW15を通っ てコンデンサC2に流れ込み、維持パルスPsが立ち下 がる。電極Y1~Ynの電圧がVs/2まで下降しても 10 LC共振により電流が流れ続け、OV近くまで下降す る。次いでスイッチSW10がオンにされて、電極Y1 ~Ynが0Vまで完全に引き下げられる。

[0040]次に、電極X1~Xnに維持パルスPsが 供給されて、上記同様に電極X-Y間で維持放電が生ず る。との時の放電電流により、電極Y1~Ynの電圧が 上昇しようとするが、スイッチSW10がオンであるの で、上昇が阻止される。本第1実施例では、スイッチ1 6を用いていないので、とれをオン/オフ制御する必要 がなく、分離回路244に対する制御回路が簡単にな

【0041】[第2実施例]図4は、図1のY側ドライ バの第2実施例を示す回路図である。とのY側ドライバ は、図10中のY側ドライバを改良したものである。走 査電圧回路241Qは、図2の走査電圧回路241にス イッチSW18、SW19及びSW20並びにダイオー ドD8及びD18が付加された構成となっている。スイ ッチSW18及びSW19はpMOSトランジスタであ り、スイッチS₩20はnMOSトランジスタであっ て、いずれもトランジスタと一体の保護ダイオードが並 30 る。 列接続されている。

[0042]スイッチSW18はスイッチSW17をオ ンにするためのものであり、スイッチSW8はスイッチ SW17をオフにするとともに配線SUの電圧を、ダイ オードD8及びスイッチSW8を通って選択電圧−VY に引き込むためのものである。スイッチSW19は配線 SUを0Vにするためのものである。スイッチSW20 は、配線SDを非選択電圧-Vscに引き込む前に、配 線SDを一旦選択電圧−VYまで下げてスイッチSW7 をオンにできるようにするためのものである。

【0043】次に、上記の如く構成されたY側ドライバ の動作を図5に基づいて説明する。アドレス期間では、 スイッチSW18がオフ、スイッチSW8がオンにされ て、スイッチSW17がオフになり、かつ、配線SU上 の電荷がダイオードD8及びスイッチSW8を通って排 出され、配線SUが選択電圧-VYになり、同時に、ス イッチSW20がオンにされて、電極Y1上の電荷がダ イオードD5及びスイッチSW20を通って排出され、 電極Y1及び配線SDが選択電圧-VYに引き込まれ る。次に、スイッチSW20がオフにされ、スイッチS 50

沿った断面図である。

【図8】図6の装置の1画素に対する従来の駆動回路の 概略図である。

【図9】図8の回路の動作を示す電極印加電圧波形図である。

【図10】図6の装置の1画素に対する従来の他の駆動 回路の概略図である。

【図11】図10の回路の動作を示す電極印加電圧波形図である。

【符号の説明】

10 画素

21 PDP


2331 A1F5111

24、24A、24B Y共通ドライバ

241、242A 走査電圧回路

【図1】

本発明の一実施形態のプラズマディスプレイ装置の 1 画素に対する駆動回路の概略図



*242、242A Y維持電圧回路

243、243A、262 電力回収回路

16

244 分離回路

2521 Y1F541

26 X共通ドライバ

261 X維持電圧回路

SW1~SW20 スイッチ

D1~D18 ダイオード

V1、-VY 選択電圧

10 V2、-Vsc、Vsc 非選択電圧

Vs 維持電圧


Va 書込電圧

Ps 維持パルス

Psc 走査パルス


[図7]

図6のプラズマディスプレイパネルの1画素を示す、 アドレス電極に沿った断面図




【図9】

図8の回路の動作を示す電極印加電圧波形図




[図2]

図1のY側ドライバの第1実施例を示す回路図




[図3]



\$\$\$\$\$\$ \\$\$\$


【図11】

図10の回路の動作を示す電極印加電圧波形図




[図5]

図4の回路の動作を示す電圧波形図




[図4]

図1のY側ドライパの第2実施例を示す回路図




【図6】




【図8】

図6の装置の1画素に対する従来の駆動回路の概略図



【図10】

図6の装置の1画素に対する従来の駆動回路の概略図



フロントページの続き

(51)Int.Cl.'

(56)参考文献

識別記号

F I G O 9 G 3/28

В

G 0 9 G 3/288

特開 平7-160219(JP, A)

特開 昭63-101897 (JP, A)

特開 平2-87189 (JP, A)

特開 昭62-192798 (JP, A)

特開 平7-295506 (JP. A)

(58)調査した分野(Int.Cl.', DB名)

G09G 3/28

G09G 3/20 621

G09G 3/20 622

G09G 3/20 624

G09G 3/288